

Planning Ahead

A remarkable workshop

Juan Sebastian Manrique Moreno

Sistemas Distribuidos

Introducción

En 1994, un taller en Pasadena, California, reunió a 65 expertos en computación de alto rendimiento (HPC) para planificar el camino hacia sistemas capaces de alcanzar el petaflops. El evento fue liderado por Paul Messina, Paul H. Smith y Thomas Sterling. El taller abordó los desafíos técnicos que implicaría este avance, desde hardware y software hasta consumo energético y gestión de datos.

Objetivos y áreas clave

El taller se enfocó en cuatro áreas fundamentales:

- **Algoritmos y aplicaciones:** métodos para manejar el paralelismo masivo.
- **Tecnología de dispositivos:** exploración del silicio, superconductores y conexiones ópticas.
- **Arquitectura de sistemas:** estudio de configuraciones eficientes para maximizar el rendimiento.
- **Software:** desarrollo de nuevos modelos de programación para gestionar sistemas masivos.

Algoritmos y aplicaciones

El taller concluyó que un sistema petaflops podría operar eficientemente con 30 TB de memoria, reduciendo la tradicional relación de "1 byte por flop".

Además, se destacó que un aumento en el tamaño de palabra (precisión de datos) podría ser necesario para resolver problemas científicos complejos.

Tecnología de dispositivos

Se predijo que el silicio seguiría dominando, aunque superconductores y conexiones ópticas resultarían claves para mejorar el rendimiento y reducir la latencia.

Estas proyecciones fueron acertadas, en especial con la adopción de redes ópticas en sistemas HPC avanzados.

Arquitectura y sistemas

El taller propuso tres posibles diseños de sistemas petaflops:

- **Grano grueso:** pocos procesadores potentes con memoria compartida.
- **Grano medio:** miles de microprocesadores con memoria distribuida.
- **Grano fino:** cientos de miles de microprocesadores con memoria integrada.

Los sistemas reales integraron elementos de estos enfoques para optimizar el rendimiento.

Software y programación

El taller reconoció que modelos como MPI y OpenMP enfrentarían dificultades para escalar en sistemas petaflops.

Se destacó la necesidad de un nuevo modelo de programación capaz de gestionar múltiples formas de paralelismo y garantizar portabilidad entre plataformas.

Predicciones del taller

- **Tiempo de desarrollo:** se estimó que un sistema petaflops sería viable en 20 años, pero *Roadrunner* lo logró en 2008, seis años antes.
- **Arquitectura:** se proyectaron sistemas basados en multiprocesadores avanzados, pero se adoptaron clústeres de microprocesadores.
- **Memoria:** se predijeron 30 TB como suficientes, pero sistemas reales como *Roadrunner* y *Jaguar* requirieron mucho más.
- **Interacción memoria-procesador:** se anticipó la necesidad de un cambio radical en esta interacción, pero se continuó utilizando MPI y OpenMP.
- **Mercado tecnológico:** se acertó en que el avance se vería impulsado por el mercado masivo de componentes.
- **Tecnología de dispositivos:** se previó el dominio del silicio y el papel clave de la tecnología óptica, lo que se cumplió.
- **Cantidad de componentes:** se estimó que se requerirían entre 100,000 y 1 millón de chips, cifra que resultó precisa.

Impacto del taller

- **HTMT:** exploró conceptos avanzados como lógica superconductora, redes ópticas y memoria inteligente (PIM), influyendo en la HPC.
- **Modelo de programación:** el proyecto HTMT propuso la "percolación", un modelo basado en mensajes asíncronos para reducir la latencia.
- **Adopción del modelo HTMT:** la idea de "percolación" fue finalmente financiada e integrada con otro proyecto basado en memoria inteligente.
- **Programa HPCS:** el taller inspiró el programa HPCS, que promovió el desarrollo de arquitecturas para la computación exascale.

¡Gracias!